

# (3, 3) ポート・ハイブリッド回路の一実現法\*

安 住 和 彦\*\*

柴 田 孝 次\*\*

品 田 雄 治\*\*

(昭和50年4月28日受理)

## A Method of Realization of (3, 3)-port Hybrid Circuit

by Kazuhiko AZUMI, Koji SHIBATA  
and Yuji SHINADA

A (3, 3)-port hybrid circuit is considered as a kind of  $(m, n)$ -port hybrid circuit. It can be attained by making its configuration similar to that of the Rat-Race circuit. Although its output power ratio is not unity at  $f_0$ , which is the center frequency of transmission, other hybrid characteristics are perfect at  $f_0$ . The method of improving the hybrid characteristics of the Rat-Race circuit in the neighbourhood of  $f_0$  is also effective in this case, and the results of theoretical calculations of the hybrid characteristics are shown.

### 1. ま え が き

高周波ハイブリッド回路として各種の (2, 2) ポートが用いられているが、これを  $(m, n)$  ポートに拡張する問題は、理論的に興味深いばかりでなく、實際上その回路の実現が要求されている問題である。すなわち、分波回路や合波回路などの実現問題もその一例と考えることができる。


$(m, n)$  ポートのハイブリッド回路の構成を取扱った報告も文献<sup>1)</sup>で発表されているが、ここでは  $m, n$  として偶数の場合に実現可能であることを示している。ここでは (2, 2) ポートに最も近い回路である (3, 3) ポート・ハイブリッド回路を考察した。双方向対称で回路素子の接続を Rat-Race 形にすれば、出力が不等配分の (3, 3) ポート・ハイブリッド回路を構成し得ることが分かり、そのハイブリッド特性の周波数特性を求めた。そしてこの場合にも、Rat-Race 回路の場合と同様な補償回路を付加することにより、特性を改善できることを示した。

### 2. (3, 3) ポート・ハイブリッド回路の構成法

Rat-Race 回路はその入力ポートと出力ポートをそれぞれ同じ側にまとめると、図 1(a) の

\* 電気四学会北海道支部連合大会で一部発表 (1973年10月, 北見)

\*\* 北見工業大学電子工学科



(a) Rat-Race 回路  
 (a) Rat-Race circuit.  
 (b) (3,3) ポート・ハイブリッド回路  
 (b) Principle of (3,3)-port hybrid circuit.  
 (c) (3,3) ポート・ハイブリッド回路の実現形式  
 (c) Realization of (3,3)-port hybrid circuit.

図 1 Rat-Race 回路と (3,3) ポート・ハイブリッド回路  
 Fig. 1. Rat-Race circuit and (3,3)-port hybrid circuit.

ようになる。いま、(3,3) ポート・ハイブリッド回路もこれと同様に、いずれの入力ポートもすべての出力ポートに直接接続されるものとし、これを図 1 (b) に示す。ただし、線路長は伝送の中心周波数  $f_0$  における四分の一波長の奇数倍の長さ、線路の特性アドミタンスは任意の値とする。この回路についてハイブリッド特性として要求される四項目、すなわち、整合、分離、出力等配分および出力電圧の位相関係のうち、最も重要な特性である整合、分離を満足する条件を求める。この回路の a 側における入力アドミタンス行列  $[Y_{ain}]$  は

$$[Y_{ain}] = [Y_{aa}] - [Y_{ab}] \left[ [Y_{bb}] + [Y_{bb}] \right]^{-1} [Y_{ba}] \quad (1)$$

で与えられる。ここで  $[Y_{bb}]$  は b 側の終端アドミタンス行列、 $[Y_{aa}]$ 、 $[Y_{bb}]$ 、 $[Y_{ab}]$  および  $[Y_{ba}]$  はアドミタンス行列  $[Y]$  の部分行列である。すなわち

$$[Y] = \begin{bmatrix} [Y_{aa}] & [Y_{ab}] \\ [Y_{ba}] & [Y_{bb}] \end{bmatrix}, \quad [Y_{aa}] = \begin{bmatrix} Y_{11} & 0 & 0 \\ 0 & Y_{22} & 0 \\ 0 & 0 & Y_{33} \end{bmatrix} = [Y_{bb}],$$

$$[Y_{ab}] = \begin{bmatrix} Y_{14} & Y_{15} & Y_{16} \\ Y_{24} & Y_{25} & Y_{26} \\ Y_{34} & Y_{35} & Y_{36} \end{bmatrix} = [Y_{ba}]' \quad (2)$$

である。式(2)において'は行列の転置を示し、また、双方向対称伝送のためには  $[Y_{ab}]$ 、 $[Y_{ba}]$  は対称行列であり、それ故  $[Y_{ab}] = [Y_{ba}]$  でなければならない。また、普通  $[Y_{aa}]$ 、 $[Y_{bb}]$  の要素は実数値をとる。この回路を無損失とすれば、 $f_0$  で  $[Y_{aa}]$ 、 $[Y_{bb}]$  は零行列、 $[Y_{ab}] = [Y_{ba}]$  の要素は正または負の虚数となり、正の虚数なら単位素子で、負の虚数なら単位素子と位相反転変成器または単位素子を三個縦続接続した回路で構成可能である。図 1 (b) の回路が等終端され、

$f_0$  で整合と分離が完全になるためには,  $[Y_{ai}]$ ,  $[Y_{bi}]$  の対角要素がすべて等しく, 式(1)が単位行列に比例すればよいことが分かる。故に  $[Y_{ab}][Y_{ba}] = [Y_{ab}]^2$  が単位行列に比例すればよいわけ

$$[Y_{ab}] = jY_1 \begin{bmatrix} a & b & c \\ b & d & e \\ c & e & f \end{bmatrix} \quad (3)$$

とおけば

$$\left. \begin{aligned} a^2 + b^2 + c^2 &= b^2 + d^2 + e^2 = c^2 + e^2 + f^2 \equiv K, \\ ab + bd + ce &= ac + be + cf = bc + de + ef = 0 \end{aligned} \right\} \quad (4)$$

を満足する正または負の実数  $a, b, c, d, e, f$  を見出し得ればよい。これを満足する解の一組として

$$a = d = f = 1, \quad e = c = 2, \quad b = -2 \quad (5)$$

を得, このとき  $f_0$  で

$$[Y_{ain}] = 9Y_1^{-1}Y_1^2\mathbf{1}_3 \equiv Y_1\mathbf{1}_3 \quad (6)$$

となる。故に  $Y_1 = 3Y_1$  に選べば等終端の上  $f_0$  で完全分離, 完全整合を得る。これを図 1(c) に示す。

### 3. (3,3) ポート・ハイブリッド回路のハイブリッド特性

次に図 1(c) の回路の出力配分比を求めよう。

$$[I_a] = [Y_{aa}][V_a] + [Y_{ab}][V_b], \quad [I_b] = [Y_{ba}][V_a] + [Y_{bb}][V_b] \quad (7)$$

$$[I_a] = [I_1, I_2, I_3]', \quad [I_b] = [I_4, I_5, I_6]', \quad [V_a] = [V_1, V_2, V_3]', \quad [V_b] = [V_4, V_5, V_6]' \quad (8)$$

より

$$\begin{aligned} [V_b] &= -[Y_{bb} + [Y_{bl}]]^{-1} [Y_{ba}][V_a] = - \begin{bmatrix} (Y_{44} + Y_l)^{-1} & 0 & 0 \\ 0 & (Y_{55} + Y_l)^{-1} & 0 \\ 0 & 0 & (Y_{66} + Y_l)^{-1} \end{bmatrix} \\ &\quad \times \begin{bmatrix} Y_{14} & Y_{24} & Y_{34} \\ Y_{15} & Y_{25} & Y_{35} \\ Y_{16} & Y_{26} & Y_{36} \end{bmatrix} \begin{bmatrix} V_1 \\ V_2 \\ V_3 \end{bmatrix} \end{aligned} \quad (9)$$

となるが,  $f_0$  では  $Y_{ii} = 0$  であるから, a1 ポートからの入力電圧  $V_1$  に対して等出力配分比を得るためには  $f_0$  で

$$|Y_{41}| = |Y_{51}| = |Y_{61}| \quad (10)$$

となることが必要である。同様に a2 および a3 ポートからの入力に対してはそれぞれ

$$|Y_{42}| = |Y_{52}| = |Y_{62}| \quad (11)$$

$$|Y_{43}| = |Y_{53}| = |Y_{63}| \quad (12)$$

が  $f_0$  で成立することが等出力配分に対する条件となる。しかしながら、これらの条件は式 (4) を満たすことができないから、等出力配分は不可能である。式 (5) の場合には

$$Y_{14} = Y_{25} = Y_{36} = jY_1, \quad Y_{26} = Y_{16} = j2Y_1, \quad Y_{15} = -j2Y_1 \quad (13)$$

が  $f_0$  における値であるから、 $V_1$  の入力に対し

$$|V_4| : |V_5| : |V_6| = |Y_{14}| : |Y_{15}| : |Y_{16}| = 1 : 2 : 2 \quad (14)$$

が  $f_0$  における出力電圧比となり、 $V_2$  および  $V_3$  の入力電圧に対してはそれぞれ

$$|V_4| : |V_5| : |V_6| = 2 : 1 : 2 \text{ および } 2 : 2 : 1 \quad (15)$$


となる。電力配分比は式 (14) および (15) の値の 2 乗の比となる。なお、図 1(c) から分かるが、 $V_1$  の入力電圧に対する出力電圧  $V_4, V_5, V_6$  は  $V_2$  の入力電圧に対する出力電圧  $V_5, V_4, V_6$  に等しい。同様に整合に関して a1 もポートと a2 ポートでの周波数特性は等しい。

以上の点を考慮して理論計算したハイブリッド特性の周波数特性を図 2 に示す。ここで分離度の定義としては入力ポート間の漏洩量の逆数をとった。例えば、 $S_{21}$  とは  $V_1$  入力電圧による漏洩出力電圧  $V_2$  を求め、


$$S_{21} = 20 \log_{10} \frac{V_1}{V_2} \quad (16)$$

としたものである。また出力配分比を表すのに、一つの入力に対する出力ポート b1 の出力  $W_4$  の比と、出力ポート b1 の出力  $W_4$  に対する他の出力ポートの出力の比の二通りを示してある。例えば前者では  $W_{41}, W_{43}$  であり、後者は  $(W_5/W_4)_{a1}$  などである。なお、 $V_3$  の入力電圧に対して出力電圧  $V_4, V_5$  は等しく、したがって、その電力の比は常に 1 であるから図 2 には示していない。出力電圧位相差は出力電圧  $V_4$  を基準にとったとき、他の出力電圧  $V_5, V_6$  の位相の周波数特性を示したものであるが、出力電力比のときと同様に、入力電圧  $V_3$  に対して出力電圧  $V_4$  と  $V_5$  は相等しく、同相であるからこれも一方のみを図 2 に示している。


図 2 のハイブリッド特性は、 $f_0$  の近傍で急に悪くなっている。 $f_0$  の近傍における特性の改




(a) 反射係数  
(a) Reflection coefficient.




(b) 分離度  
(b) Isolation.




(c) 出力電力比;  $W_{41}$   
(c) Output power ratio;  $W_{41}$ .




(d) 出力電力比;  $\left(\frac{W_5}{W_4}\right)_{a1}$  と  $\left(\frac{W_6}{W_4}\right)_{a1}$   
(d) Output power ratio;  $\left(\frac{W_5}{W_4}\right)_{a1}$   
and  $\left(\frac{W_6}{W_4}\right)_{a1}$ .




(e) 出力電力比;  $W_{43}$   
(e) Output power ratio;  $W_{43}$ .



(f) 出力電力比;  $\left(\frac{W_6}{W_4}\right)_{a3}$   
(f) Output power ratio;  $\left(\frac{W_6}{W_4}\right)_{a3}$ .



(g) 出力電圧位相差;  $\text{Arg}\left(\frac{V_6}{V_4}\right)_{a1}$   
(g) Phase difference between output  
voltages;  $\text{Arg}\left(\frac{V_6}{V_4}\right)_{a1}$ .



(h) 出力電圧位相差;  $\text{Arg}\left(\frac{V_6}{V_4}\right)_{a3}$   
と  $180^\circ + \text{Arg}\left(\frac{V_5}{V_4}\right)_{a1}$   
(h) Phase difference between output  
voltages;  $\text{Arg}\left(\frac{V_6}{V_4}\right)_{a3}$  and  $180^\circ$   
+  $\text{Arg}\left(\frac{V_5}{V_4}\right)_{a1}$ .

図 2 (3, 3) ポート・ハイブリッド回路のハイブリッド特性

Fig. 2. Hybrid characteristics of (3, 3)-port hybrid circuit.

善方法として、Rat-Race 回路の場合と同様な補償法を施すことができる<sup>2)</sup>。この考え方は影像アドミタンス行列  $[Y_{0a}]$  の対角化を図ることであり、 $[Y_{af}]$  を開放アドミタンス行列として

$$[Y_{0a}] = \left[ [Y_{aa}] [Y_{af}]^{-1} \right]^* [Y_{af}] \tag{17}$$

$$[Y_{af}] = [Y_{aa}] - [Y_{ab}] [Y_{bb}]^{-1} [Y_{ba}] \tag{18}$$

の関係があり、本論文の場合は  $[Y_{aa}] = [Y_{bb}]$  は対角行列であるから、 $[Y_{af}]$  の対角化を考察すればよい。 $f_0$  の近傍で

$$[Y_{af}] \cong \frac{1}{Y_{11} Y_{33}} \begin{bmatrix} Y_{11}^2 Y_{33} - 5Y_{33} Y_{14}^2 - 4Y_{11} Y_{14}^2 & -4Y_{14}^2 (Y_{11} - Y_{33}) \\ -4Y_{14}^2 (Y_{11} - Y_{33}) & Y_{11} Y_{33} - 5Y_{33} Y_{14}^2 - 4Y_{11} Y_{14}^2 \\ -2Y_{14}^2 (Y_{11} - Y_{33}) & -2Y_{14}^2 (Y_{11} - Y_{33}) \\ -2Y_{14}^2 (Y_{11} - Y_{33}) & -2Y_{14}^2 (Y_{11} - Y_{33}) \\ Y_{11} Y_{13}^2 - Y_{14}^2 (8Y_{33} + Y_{11}) & \end{bmatrix} \tag{19}$$

となり、 $f_0$  の近傍で

$$Y_{11} \cong 9Y_1 \lambda^{-1}, \quad Y_{33} = 5Y_1 \lambda^{-1}, \tag{20}$$

ただし、 $\lambda = \tanh j\beta l$

の関係から、a3, b3 ポートに  $4Y_1 \lambda^{-1}$  のアドミタンスの分路  $L$  を付加する補償が有効なことが分かる。この補償を行なっても  $f_0$  の近傍で  $[Y_{0a}] \cong 3Y_1 \mathbf{1}_3$  であり、終端アドミタンスの値は不変である。この補償を行なった回路を図3に示し、そのハイブリッド特性の理論計算結果を図4に示す。図3で補償用の分路  $L$  以外の部分は図1(c)と同じである。図4から反射係数、分離度および出力電圧位相差の特性がかなり改善されることが分かる。






図3 補償した (3,3) ポート・ハイブリッド回路

Fig. 3. Compensated (3,3)-port hybrid circuit.




(a) 反射係数

(a) Reflection coefficient.




(b) 分離度


(b) Isolation.




(c) 出力電力比;  $W_{41}$   
(c) Output power ratio;  $W_{41}$ .




(d) 出力電力比;  $\left(\frac{W_5}{W_4}\right)_{a1}$  と  $\left(\frac{W_6}{W_4}\right)_{a1}$   
(d) Output power ratio;  $\left(\frac{W_5}{W_4}\right)_{a1}$  and  $\left(\frac{W_6}{W_4}\right)_{a1}$ .




(e) 出力電力比;  $W_{43}$   
(e) Output power ratio;  $W_{43}$ .



(f) 出力電力比;  $\left(\frac{W_6}{W_4}\right)_{a3}$   
(f) Output power ratio;  $\left(\frac{W_6}{W_4}\right)_{a3}$ .



(g) 出力電圧位相差;  $\text{Arg}\left(\frac{V_6}{V_4}\right)_{a1}$   
(g) Phase difference between output voltages;  $\text{Arg}\left(\frac{V_6}{V_4}\right)_{a1}$ .



(h) 出力電圧位相差;  $\text{Arg}\left(\frac{V_6}{V_4}\right)_{a3}$  と  $180^\circ + \text{Arg}\left(\frac{V_5}{V_4}\right)_{a1}$   
(h) Phase difference between output voltages;  $\text{Arg}\left(\frac{V_6}{V_4}\right)_{a3}$  and  $180^\circ + \text{Arg}\left(\frac{V_5}{V_4}\right)_{a1}$ .

図 4 補償した (3, 3) ポート・ハイブリッド回路のハイブリッド特性

Fig. 4. Hybrid characteristics of compensated (3, 3)-port hybrid circuit.

#### 4. ま と め

Rat-Race 回路と同様な構造を持つ (3, 3) ポート・ハイブリッド回路を構成することが可能であることを提案し、そのハイブリッド特性の周波数特性を示した。補償を行なって特性の改善も可能である。位相反転を行なう四分の三波長線路の代わりに、位相反転変成器を用いるなら線路長は四分の一波長の線路のみで構成可能であり、特性も改善されようが、実際的に線路の配置が困難な面も出よう。本論文の方法であれば図5のような構造で、線路の配置は比較的容易である。この図で同一平面上に線路を交さることなく配置することは困難であるが、四分の三波長の線路に同軸ケーブルを使用するならこの問題は簡単に解決できる。出力を等配分することを要しない場合には十分に実用的意義を有しよう。

最後に、平素絶えず御指導を頂いている本学々長松本秋男先生に深く感謝致します。

#### 文 献

- 1) 田森道敏・太田英敏：最小個数位相反転変成器による  $(m, n)$  ポート・ハイブリッド回路の構成，信論誌，**56-A**, No. 4, 197 (1973).
- 2) 安住和彦・品田雄治・松本秋男：Rat Race 回路の各種広帯域化法，信学会，回路とシステム理論研究会資料，**CT 71-12** (1971-07).




図5 補償した (3, 3) ポート・ハイブリッド回路の実際構成

Fig. 5. Practical configuration of compensated (3, 3)-port hybrid circuit.