2026-03-14T10:18:41Z https://kitami-it.repo.nii.ac.jp/oai

oai:kitami-it.repo.nii.ac.jp:00008561 2026-03-03T05:58:52Z 10

並列構造を用いたAD変換器の高精度化に関する基礎検討 杉本, 俊貴 Tanimoto, Hiroshi 谷本, 洋 Tanimoto 谷本 Hiroshi 洋 吉澤 , 真吾 Yoshizawa, Shingo 吉澤 Yoshizawa 真吾 Shingo open access c2015 IEE Japan A/D変換器 平均 並列構造 オフセット 分解能向上 ADC average parallel structure offset resolution improvement 並列構造を用いたAD変換器の高精度化についてのシミュレーションによる基礎検討を行った．N個のAD変換器の出力の平均をとると信号電力がN倍になるのに対して，量子化雑音電力はそのルートで増える．そのため，個数を増やすごとにSNRもルートで改善する．またこのとき，１LSBをN分割するようなオフセットを挿入し平均することによって，分解能を高められる．実際にはAD変換器自体に誤差があることや，正確にN分割されたオフセットを作ることが困難であるためこの通りにはならない．そこで，これらの問題を解決しAD変換器を高精度化するためのシミュレーションを行い，効果があることを確かめた． 一般社団法人 電気学会 2013-09-04 jpn conference paper https://kitami-it.repo.nii.ac.jp/records/8561 平成25年電気学会電子・情報・システム部門大会講演論文集, C部門 1761 1762 https://kitami-it.repo.nii.ac.jp/record/8561/files/PS1_1.pdf application/pdf 427.6 kB 2018-01-10